台積電曝「兆級電晶體」路線 2030年衝1奈米製程

台積電預計2030年完成1.4奈米、1奈米製程。
台積電預計2030年完成1.4奈米、1奈米製程。

台積電(2330)在IEDM 2023大會上,揭露1奈米製程的最新進展,預計2030年完成開發1奈米(A10)製程技術,盼打造出內含1兆個電晶體的單一封裝體。

外媒報導,台積電在IEDM大會分享1兆電晶體晶片封裝的路線,幾與英特爾去年提供的資訊一樣。

據指出,台積電正極力研發單個矽晶片上擁有2000億個電晶體的晶片,為實現目標,全力開發2奈米級N2、N2P製程,以及1.4奈米級(A14)和1奈米級(A10)製程,預計2030年前完成。

此外,台積電也看好,隨著先進封裝技術CoWoS、InFO與 SoIC等不斷進步,將在2030年左右打造出含有超過1兆個電晶體的多晶片封裝解決方案。

台積電認為,輝達(NVDA-US)的GH100是目前市面上最複雜的處理器之一,電晶體超過800億個,但很快就會有超過1000億個電晶體的晶片問世,並預期打造強大效能的處理器會越來越複雜昂貴,因此客戶會選擇採用堆疊多晶片,預期這個趨勢將延續下去。