聯電攜手日月光、華邦電、智原、Cadence攻3D IC封裝 平台2024年完成系統級驗證後就位

聯電（2303）今(31)日宣布，已與合作夥伴華邦電（2344）、智原（3035）、日月光半導體和Cadence（益華電腦）成立晶圓對晶圓(W2W) 3D IC專案，協助客戶加速3D封裝產品生產。鎖定邊緣運算AI應用於家用、工業物聯網、安全和智慧基礎設施等領域，平台預計在2024年完成系統級驗證後提供服務。

聯電表示，此項合作案是利用矽堆疊技術，整合記憶體及處理器，提供一站式堆疊封裝平台，以因應AI從雲端運算延伸到邊緣運算趨勢下，對元件層面高效運算不斷增加的需求。

聯電指出，與供應鏈夥伴共同推動的W2W 3D IC專案，對中高階運算力、可客製記憶體模組、及較低功耗的需求提供解決方案。平台將解決各種異質整合挑戰，包括邏輯和記憶體晶圓廠晶圓疊層規則的一致性、垂直晶圓整合的有效設計流程、及經過驗證的封裝和測試路徑。

聯電W2W 3D IC專案成員合作投入自有技術包括：

• 聯電 – CMOS晶圓製造和晶圓對晶圓混合封裝技術

• 華邦電 – 導入客製化超高頻寬元件(Customized Ultra-Bandwidth Elements, CUBE)架構，用於強大的邊緣運算AI設備，實現在各種平台和介面上的無縫部署

• 智原 – 提供全面的3D先進封裝一站式服務，及記憶體IP和ASIC小晶片設計服務

• 日月光 – 晶圓切割、封裝和測試服務

• Cadence – 晶圓對晶圓設計流程，提取矽穿孔(TSV)特性和簽核認證

聯電前瞻發展辦公室暨研發副總洪圭鈞說，此項跨供應鏈垂直整合合作專案，運用公司先進的異質整合W2W技術來協助客戶，達成3D IC在性能、尺寸和成本上具有的優勢，滿足新興應用需求。異質整合將持續推進超越摩爾時代半導體創新界限，期待以優異的CMOS晶圓製造能力與先進封裝解決方案，促成產業生態系統完整發展。

華邦電記憶體產品事業群副總范祥雲認為，隨AI持續從資料中心擴展到邊緣運算，邊緣設備將需要更高的記憶體頻寬來處理日益增加的資料工作負載。華邦電提供客製化超高頻寬元件(CUBE)使客戶能將定製的DRAM整合到3D封裝中。

智原營運長林世欽指出，已與聯電和封測廠商展開緊密合作，為2.5D/3D先進封裝服務提供支援。日月光研發中心副總洪志斌談到，此項合作有助加速客戶上市時間，同時透過整合技術開發，實現在AI時代卓越應用，確保獲利持續成長。

Cadence數位與簽核事業群研發副總裁Don Chan則強調，隨邊緣AI應用持續普及，3D IC設計對客戶變得日益重要。身為此專案中唯一的EDA合作夥伴，Cadence已與聯電和智原展開密切合作，利用Cadence Integrity 3D-IC平台實現 3D IC 設計，協助客戶更快將產品推向市場。

• Yahoo財經特派記者 呂俊儀：資深財經媒體工作者，曾任採訪團隊主管，專訪過長榮集團創辦人張榮發、鴻海創辦人郭台銘，也歷經台積電創辦人張忠謀退休記者會等大事件，堅持產出最專業、富有洞見的新聞。